

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10247664 A

(43) Date of publication of application: 14.09.98

(51) Int. CI

H01L 21/60

H01L 21/3205

H01L 27/10

H01L 27/108

H01L 21/8242

H01L 21/8247

H01L 29/788

H01L 29/792

(21) Application number: 09049085

(71) Applicant:

HITACHI LTD

(22) Date of filing: 04.03.97

(72) Inventor:

UMAGOE MASASHI SUWAUCHI NAOKATSU

OGISHIMA JUNJI


(54) SEMICONDUCTOR INTEGRATED CIRCUIT **DEVICE AND MANUFACTURE THEREOF**

(57) Abstract:

PROBLEM TO BE SOLVED: To prevent separation of a bonding pad that is caused during a step wherein a semiconductor chip, in which upper and lower interconnections are made flat by using an insulating film comprising SOG(spin-on glass) film, is sealed into a tape carrier package.

SOLUTION: Dummy interconnections 41C-41G are formed below a bonding pad BP formed on a layer insulating film constituted of a three-layered film of a silicon oxide film 46, an SOG film 47 and a silicon oxide film 48. As a result, a direct contact area between the silicon oxide films 46 and 48 made of the same material is rendered large at the upper portions of the interconnections 41C-41G below the bonding pad BP, thereby improving the bonding property of the film.

COPYRIGHT: (C)1998,JPO



		,	
	,		

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-247664

(43)公開日 平成10年(1998) 9月14日


(51) Int.Cl. ⁶ H 0 1 L 21/60 21/30 27/10 27/10 21/80	205 0 451 08		FI HO	2	21/60 27/10 21/88 27/10		311R 451 T 621B 651		
21/0		審査請求	未請求	請求互	頁の数19	OL	(全33頁)	最終頁に紀	売く
(21)出顯番号	特願平9-49085 平成9年(1997)3月4日	·	(72)	出願人発明者発明者	株 東 馬 東 式 諏 東 式 荻 東 京 越 京 会 訪 京 会 島 京 京 東 式 荻 東 元 荻 東 元 荻 東 元 荻 東	社任 雅尔 日 小子 草 中 工 中 中 中 中 東 克 市 製 克 市 製 東 市	区神田駿河台 上水本町五丁 作所半導体事	目20番1号 業部内 目20番1号 業部内 目20番1号	株
			(74)	代理人		: 筒井			

(54) 【発明の名称】 半導体集積回路装置およびその製造方法

(57)【要約】

【課題】 SOG (スピンオングラス) 膜を含む絶縁膜 を使って上下の配線間を平坦化した半導体チップをテー プキャリアパッケージに封止する工程で生じるボンディ ングパッドの剥離を防止する。

【解決手段】 酸化シリコン膜46、SOG膜47およ び酸化シリコン膜48の3層膜で構成された層間絶縁膜 上に形成したボンディングパッドBPの下層にダミーの 配線41C~41Gを形成し、ボンディングパッドBP の下部の配線41C~41Gの上部において、同じ材料 である酸化シリコン膜46、48同士が直接接触する面 積を大きくして膜の接着性を向上させる。



【特許請求の範囲】

【請求項1】 半導体チップの主面上に、少なくとも第 1酸化シリコン膜と、スピンオングラス膜と、第2酸化 シリコン膜との積層膜を含む層間絶縁膜が形成され、前 記層間絶縁膜の上部にボンディングパッドが形成された 半導体集積回路装置であって、前記ボンディングパッド の下部には、前記層間絶縁膜を介して複数の配線が所定 のピッチで配置されており、少なくとも前記複数の配線 の上部の前記スピンオングラス膜が取り除かれていることを特徴とする半導体集積回路装置。

【請求項2】 請求項1記載の半導体集積回路装置であって、前記複数の配線は、互いに平行に延在するパターンで配置されていることを特徴とする半導体集積回路装置。

【請求項3】 請求項1記載の半導体集積回路装置であって、前記複数の配線は、互いに島状に分離されたパターンで配置されていることを特徴とする半導体集積回路装置。

【請求項4】 請求項1記載の半導体集積回路装置であって、前記複数の配線は、電気的にフローティング状態のダミー配線であることを特徴とする半導体集積回路装置。

【請求項5】 請求項1記載の半導体集積回路装置であって、前記複数の配線の下部には、第2層間絶縁膜を介して第2配線が配置されていることを特徴とする半導体集積回路装置。

【請求項6】 請求項1記載の半導体集積回路装置であって、前記複数の配線のスペース領域に前記スピンオングラス膜が埋め込まれていることを特徴とする半導体集積回路装置。

【請求項7】 半導体チップの主面の第1領域に、メモリセル選択用MISFETとその上部に配置された情報蓄積用容量素子とで構成されたDRAMのメモリセルが形成されると共に、前記情報蓄積用容量素子の上部に、少なくとも第1酸化シリコン膜と、スピンオングラス膜と、第2酸化シリコン膜との積層膜を含む層間絶縁膜が形成され、前記半導体チップの主面の第2領域の前記層間絶縁膜上にボンディングパッドが形成された半導体集積回路装置であって、前記ボンディングパッドの下部には、前記層間絶縁膜を介して複数の配線が所定のピッチで配置されており、少なくとも前記複数の配線の上部の前記スピンオングラス膜が取り除かれていることを特徴とする半導体集積回路装置。

【請求項8】 請求項1~7のいずれか1項に記載の半導体チップのポンディングパッド上にバンプ電極を介してリードの一端をボンディングしたことを特徴とするテープキャリアパッケージ型半導体集積回路装置。

【請求項9】 以下の工程を含むことを特徴とする半導体集積回路装置の製造方法;

(a) 半導体チップの主面の第1領域に半導体素子を形

成する工程、(b)前記半導体素子の上部に1または複数層の層間絶縁膜を介して1または複数層の配線を形成する工程、(c)前記1または複数層の配線のうちの最上層の配線を形成する工程で、前記半導体チップの主面の第2領域に複数の配線を所定のピッチで配置する工程、(d)前記複数の配線を含む前記最上層の配線の上部に第1酸化シリコン膜を堆積した後、前記第1をとりコン膜の上部にスピンオングラス膜を塗布する工程、(e)前記スピンオングラス膜をエッチバックすることにより、少なくとも前記複数の配線の上部の前記スピンオングラス膜を取り除く工程、(f)前記半導体テンプの主面上に第2酸化シリコン膜を堆積した後、前記第2酸化シリコン膜の上部に堆積した導電膜をパターニングすることにより、前記複数の配線の上部にボンディングすることにより、前記複数の配線の上部にボンディングがある工程。

【請求項10】 請求項9記載の半導体集積回路装置の 製造方法であって、前記複数の配線を互いに平行に延在 するパターンで配置することを特徴とする半導体集積回 路装置の製造方法。

【請求項11】 請求項9記載の半導体集積回路装置の 製造方法であって、前記複数の配線を互いに島状に分離 されたパターンで配置することを特徴とする半導体集積 回路装置の製造方法。

【請求項12】 請求項9記載の半導体集積回路装置の製造方法であって、前記複数の配線を電気的にフローティング状態のダミー配線とすることを特徴とする半導体集積回路装置の製造方法。

【請求項13】 請求項9記載の半導体集積回路装置の製造方法であって、前記(b)工程で前記ボンディングパッドの下層に1または複数層の配線を形成することを特徴とする半導体集積回路装置の製造方法。

【請求項14】 以下の工程を含むことを特徴とする半 導体集積回路装置の製造方法;

(a) 半導体チップの主面上に第1導電膜を堆積した 後、前記第1導電膜をパターニングすることにより、前 記半導体チップの主面の第1領域にDRAMのメモリセ ルの一部を構成するメモリセル選択用MISFETのゲ 一ト電極を形成し、前記半導体チップの主面の第2領域 に前記DRAMの周辺回路を構成するMISFETのゲ ート電極を形成する工程、(b)前記メモリセル選択用 MISFETと前記周辺回路のMISFETとの上部に 第1絶縁膜を介して第2導電膜を堆積した後、前記第2 導電膜をパターニングすることにより、前記メモリセル 選択用MISFETのソース領域、ドレイン領域の一方 に接続されるビット線と前記周辺回路のMISFETの ソース領域、ドレイン領域の一方に接続される周辺回路 の第1層配線とを形成する工程、(c)前記ビット線と 前記第1配線との上部に第2絶縁膜を介して第3導電膜 を堆積した後、前記第3導電膜をパターニングすること により、前記メモリセル選択用MISFETのソース領

域、ドレイン領域の他方に接続される情報蓄積用容量素 子の下部電極を形成する工程、(d)前記情報蓄積用容 量素子の下部電極の上部に第3絶縁膜を介して第4導電 膜を堆積した後、前記第4導電膜と前記第3絶縁膜とを パターニングすることにより、前記情報蓄積用容量素子 の上部電極と容量絶縁膜とを形成する工程、(e)前記 情報蓄積用容量素子の上部に第4絶縁膜を介して第5導 電膜を堆積した後、前記第5導電膜をパターニングする ことにより、前記情報蓄積用容量素子の上部電極に接続 される配線と周辺回路の第2層配線とを形成する工程、 (f)前記(e)工程で前記第5導電膜をパターニング することにより、前記半導体チップの主面の第3領域に 複数の配線を所定のピッチで配置する工程、(g)前記 情報蓄積用容量素子の上部電極に接続される配線と前記 周辺回路の第2層配線と前記複数の配線との上部に第1 酸化シリコン膜を堆積した後、前記第1酸化シリコン膜 の上部にスピンオングラス膜を塗布する工程、(h)前 記スピンオングラス膜をエッチバックすることにより、 少なくとも前記複数の配線の上部の前記スピンオングラ ス膜を取り除く工程、(i)前記半導体チップの主面上 に第2酸化シリコン膜を堆積した後、前記第2酸化シリ コン膜の上部に堆積した第6導電膜をパターニングする ことにより、前記複数の配線の上部にボンディングパッ

【請求項15】 請求項14記載の半導体集積回路装置の製造方法であって、前記第1~第4導電膜のうちの少なくとも1層の導電膜をパターニングする工程で、前記ボンディングパッドの下層に1または複数層の配線を形成することを特徴とする半導体集積回路装置の製造方法。

ドを形成する工程。

【請求項16】 以下の工程を含むことを特徴とするテープキャリアパッケージ型半導体集積回路装置の製造方法;

(a) 請求項1~7のいずれか1項に記載の半導体チップと、少なくともその一面にリードが形成された絶縁テープとを用意する工程、(b) 前記半導体チップのボンディングパッド上に金属ボールをワイヤボンディングする工程、(c) 前記金属ボールの表面を平坦化することにより、前記ボンディングパッド上にバンプ電極を形成する工程、(d) 前記絶縁テープに形成されたリードの一端部を前記バンプ電極上にボンディングする工程。

【請求項17】 請求項16記載の製造方法によって得られたテープキャリアパッケージ型半導体集積回路装置をプリント配線基板に複数個積層して実装したことを特徴とするマルチチップモジュール型半導体集積回路装置

【請求項18】 半導体チップの主面上に、少なくとも 第1絶縁膜と、平坦化膜と、第2絶縁膜との積層膜を含む層間絶縁膜が形成され、前記層間絶縁膜の上部にボン ディングパッドが形成された半導体集積回路装置であっ て、前記ボンディングパッドの下部には、前記層間絶縁 膜を介して複数の配線が配置されており、少なくとも前 記複数の配線の上部において、前記第1絶縁膜と前記第 2絶縁膜とが接触するように構成され、前記第1絶縁膜 と前記第2絶縁膜との接着力は、前記第1絶縁膜または 前記第2絶縁膜と前記平坦化膜との接着力よりも大きい ことを特徴とする半導体集積回路装置。

【請求項19】 請求項18記載の半導体集積回路装置であって、前記第1絶縁膜と前記第2絶縁膜とは、同一の絶縁材料で構成されていることを特徴とする半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装置およびその製造方法に関し、特に、スピンオングラス (Spin On Glass; SOG) 膜を含んだ絶縁膜を使って上下の配線間を平坦化した半導体チップをテープキャリアパッケージ (Tape Carrier Package; TCP) に封止する半導体集積回路装置に適用して有効な技術に関する。【OOO2】

【従来の技術】近年の大容量 D R A M (Dynamic Random Access Memory) は、メモリセルの微細化に伴う情報蓄積 用容量素子 (キャパシタ) の蓄積電荷量の減少を補うために、情報蓄積用容量素子をメモリセル選択用MISFETの上部に配置するスタックド・キャパシタ (stacked capacitor) 構造を採用していることから、メモリアレイと周辺回路との間にほぼ情報蓄積用容量素子の高さに相当する分の段差(標高差)が生じる。ところが、このような段差上に配線を形成すると、段差部にエッチング残りが生じたり、フォトリソグラフィ時に露光光の焦点ずれが生じたりするために、配線を精度良く加工することができなくなり、短絡不良などが発生する。

【0003】そこで、このような問題を解決するために、下層の配線と上層の配線とを絶縁する層間絶縁膜の 平坦化技術が不可欠となっている。

【0004】層間絶縁膜を平坦化するには、通常、一層の絶縁膜のみでは困難であることから、従来より、配線上にCVD(chemical Vapor Deposition) 法で酸化シリコン膜を堆積した後、配線間スペースに生じた酸化シリコン膜の凹部にスピンオングラス(SOG)膜を埋め込むことが行われている。例えば特開平3-72693号公報には、配線上にプラズマCVD法で酸化シリコン膜を堆積した後、その上部にSOG膜をスピン塗布し、これを熱処理(ベーク)して緻密化した後、エッチバックによりその表面を平坦化し、さらにその上部にプラズマCVD法で第2の酸化シリコン膜を堆積する平坦化技術が記載されている。

[0005]

【発明が解決しようとする課題】本発明者は、上記のようなSOG膜を含んだ絶縁膜を使って上下の配線層間を

平坦化した半導体チップをLSIパッケージに封止する際、半導体チップの主面(素子形成面)に形成したボンディングパッド上にリードをボンディングしたときに加わる衝撃によって、ボンディングパッドがその下部の絶縁膜の一部と共にSOG膜との界面で剥離することがあるという問題を見い出した。

【0006】これは、図42(a)に示すように、ボンディングパッドBPの下部のような大面積で平坦な領域には、エッチバックを行ってもSOG膜100が残りやすく、その場合は、SOG膜100と酸化シリコン膜101との界面が剥離しやすい。そのため、ボンディングパッドBPの接着性の低下を招き、最悪の場合には、図42(b)に示すように、ボンディングパッドBPがその下部の酸化シリコン膜101と共にSOG膜100の界面で剥離する。他方、図示は省略するが、多数の配線が形成されている領域では、SOG膜は配線間スペースに生じた酸化シリコン膜の凹部に埋め込まれ、配線上には残らない。

【0007】DRAMなどのメモリしSIを形成した半導体チップを封止するパッケージには、TCP(Tape Carrier Package)、TSOP(Thin Small Outline Package)、TSOJ(Thin Small Outline J-lead package) などがあるが、とりわけ「後工程パンプ方式」と呼ばれる組み立て方式によって製造したTCPは、ボンディングパッドに加わる衝撃が大きいために上記した剥離が生じ易い。

【0008】通常、TCPの組み立て工程では、片面にリードを形成した絶縁テープのデバイスホール内に半導体チップを配置し、あらかじめ前工程(ウエハプロセス)で半導体チップのパッド上に形成しておいたバンプ電極上にリードの一端部(インナーリード部)をボンディングしてリードとボンディングパッドを電気的に接続する。従って、この場合は、ボンディングパッドに加わる衝撃が一回で済むので、ボンディングパッドの剥離も比較的生じ難い。

【0009】これに対し、「後工程バンプ方式」では、まず図43(a)に示すように、ワイヤボンディング装置を使ってボンディングパッドBP上にAuボール102Aをボンディングする(バンプ付け工程)。次に、図43(b)に示すように、このAuボール102Aの表面をツール103で平坦化して高さの揃ったバンプ電極102を形成する(フラットニング工程)。その後、図43(c)に示すように、このバンプ電極102上にリード104の一端部(インナーリード部)をボンディングしてリード104とボンディングパッドBPを電気的に接続する(リード付け工程)。

【0010】上記した「後工程バンプ方式」は、プリント配線基板上にTCPを積層してメモリモジュールを作製する際などに、ボンディングパッド上のバンプ電極の有り無しによってチップセレクト信号を検出することが

できるので、TCPを使ったメモリモジュールの設計が容易になるという利点がある。しかし、この方式は、ボンディングパッド上にAuボールをボンディングする時と、このAuボールの表面をツールで平坦化してバンプ電極を形成する時と、このパンプ電極上にリードをボンディングする時の合計3回、ボンディングパッドに衝撃が加わるのでパッド下の絶縁膜に大きなストレスがかり、その結果、前記図42(a)、(b)に示すように、絶縁膜同士の接着性が低下してSOG膜100の界面で剥離が生じ易くなる。

【0011】本発明の目的は、スピンオングラス膜を含んだ絶縁膜を使って上下の配線間を平坦化した半導体チップをテープキャリアパッケージに封止する工程で生じるボンディングパッドの剥離を防止することのできる技術を提供することにある。

【 O O 1 2】 本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0013]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0014】(1)本発明の半導体集積回路装置は、半導体チップの主面上に、少なくとも第1酸化シリコン膜と、スピンオングラス膜と、第2酸化シリコン膜との積層膜を含む層間絶縁膜が形成され、前記層間絶縁膜の上部にボンディングパッドが形成され、前記ボンディングパッドの下部には、前記層間絶縁膜を介して複数の配線が所定のピッチで配置されており、少なくとも前記複数の配線の上部の前記スピンオングラス膜が取り除かれている。

【0015】(2)本発明の半導体集積回路装置は、前記複数の配線が互いに平行に延在するパターンで配置されている。

【〇〇16】(3)本発明の半導体集積回路装置は、前記複数の配線が互いに島状に分離されたパターンで配置されている。

【〇〇17】(4)本発明の半導体集積回路装置は、前記複数の配線が電気的にフローティング状態のダミ一配線である。

【〇〇18】(5)本発明の半導体集積回路装置は、前記複数の配線の下部に第2層間絶縁膜を介して第2配線が配置されている。

【〇〇19】(6)本発明の半導体集積回路装置は、前記複数の配線のスペース領域に前記スピンオングラス膜が埋め込まれている。

【0020】(7)本発明の半導体集積回路装置は、半導体チップの主面の第1領域に、メモリセル選択用MISFETとその上部に配置された情報蓄積用容量素子とで構成されたDRAMのメモリセルが形成されると共

に、前記情報蓄積用容量素子の上部に、少なくとも第1酸化シリコン膜と、スピンオングラス膜と、第2酸化シリコン膜との積層膜を含む層間絶縁膜が形成され、前記半導体チップの主面の第2領域の前記層間絶縁膜上にボンディングパッドが形成され、前記ボンディングパッドの下部には、前記層間絶縁膜を介して複数の配線が所定のピッチで配置されており、少なくとも前記複数の配線の上部の前記スピンオングラス膜が取り除かれている。【0021】(8)本発明の半導体集積回路装置は、前記半導体チップのボンディングパッド上にバンプ電極を介してリードの一端をボンディングしたテープキャリア

パッケージである。 【0022】(9)本発明の半導体集積回路装置の製造 方法は、以下の工程を含んでいる。

【0023】(a)半導体チップの主面の第1領域に半 導体素子を形成する工程、(b)前記半導体素子の上部 に1または複数層の層間絶縁膜を介して1または複数層 の配線を形成する工程、(c)前記1または複数層の配 線のうちの最上層の配線を形成する工程で、前記半導体 チップの主面の第2領域に複数の配線を所定のピッチで 配置する工程、(d)前記複数の配線を含む前記最上層 の配線の上部に第1酸化シリコン膜を堆積した後、前記 第1酸化シリコン膜の上部にスピンオングラス膜を塗布 する工程、(e)前記スピンオングラス膜をエッチバッ クすることにより、少なくとも前記複数の配線の上部の 前記スピンオングラス膜を取り除く工程、(f)前記半 導体チップの主面上に第2酸化シリコン膜を堆積した 後、前記第2酸化シリコン膜の上部に堆積した導電膜を パターニングすることにより、前記複数の配線の上部に ボンディングパッドを形成する工程。

【0024】(10)本発明の半導体集積回路装置の製造方法は、前記複数の配線を互いに平行に延在するパターンで配置する。

【0025】(11)本発明の半導体集積回路装置の製造方法は、前記複数の配線を互いに島状に分離されたパターンで配置する。

【0026】(12)本発明の半導体集積回路装置の製造方法は、前記複数の配線を電気的にフローティング状態のダミー配線とすることを特徴とする。

【0027】(13)本発明の半導体集積回路装置の製造方法は、前記(b)工程で前記ボンディングパッドの下層に1または複数層の配線を形成する。

【0028】(14)本発明の半導体集積回路装置の製造方法は、以下の工程を含んでいる。

(a) 半導体チップの主面上に第1導電膜を堆積した後、前記第1導電膜をパターニングすることにより、前記半導体チップの主面の第1領域にDRAMのメモリセルの一部を構成するメモリセル選択用MISFETのゲート電極を形成し、前記半導体チップの主面の第2領域に前記DRAMの周辺回路を構成するMISFETのゲ

一ト電極を形成する工程、(b)前記メモリセル選択用 MISFETと前記周辺回路のMISFETとの上部に 第1絶縁膜を介して第2導電膜を堆積した後、前記第2 導電膜をパターニングすることにより、前記メモリセル 選択用MISFETのソース領域、ドレイン領域の一方 に接続されるビット線と前記周辺回路のMISFETの ソース領域、ドレイン領域の一方に接続される周辺回路 の第1層配線とを形成する工程、(c)前記ピット線と 前記第1配線との上部に第2絶縁膜を介して第3導電膜 を堆積した後、前記第3導電膜をパターニングすること により、前記メモリセル選択用MISFETのソース領 域、ドレイン領域の他方に接続される情報蓄積用容量素 子の下部電極を形成する工程、(d)前記情報蓄積用容 量素子の下部電極の上部に第3絶縁膜を介して第4導電 膜を堆積した後、前記第4導電膜と前記第3絶縁膜とを パターニングすることにより、前記情報蓄積用容量素子 の上部電極と容量絶縁膜とを形成する工程、(e)前記 情報蓄積用容量素子の上部に第4絶縁膜を介して第5導 電膜を堆積した後、前記第5導電膜をパターニングする ことにより、前記情報蓄積用容量素子の上部電極に接続 される配線と周辺回路の第2層配線とを形成する工程、 (f)前記(e)工程で前記第5導電膜をパターニング することにより、前記半導体チップの主面の第3領域に 複数の配線を所定のピッチで配置する工程、(g)前記 情報蓄積用容量素子の上部電極に接続される配線と前記 周辺回路の第2層配線と前記複数の配線との上部に第1 酸化シリコン膜を堆積した後、前記第1酸化シリコン膜 の上部にスピンオングラス膜を塗布する工程、(h)前 記スピンオングラス膜をエッチバックすることにより、 少なくとも前記複数の配線の上部の前記スピンオングラ ス膜を取り除く工程、(i)前記半導体チップの主面上

ドを形成する工程。 【0029】(15)本発明の半導体集積回路装置の製造方法は、前記第1~第4導電膜のうちの少なくとも1層の導電膜をパターニングする工程で、前記ボンディングパッドの下層に1または複数層の配線を形成する。 【0030】(16)本発明のテープキャリアパッケージの製造方法は、以下の工程を含んでいる。

に第2酸化シリコン膜を堆積した後、前記第2酸化シリ

コン膜の上部に堆積した第6導電膜をパターニングする

ことにより、前記複数の配線の上部にボンディングパッ

【0031】(a)主面上に、少なくとも第1酸化シリコン膜と、スピンオングラス膜と、第2酸化シリコン膜との積層膜を含む層間絶縁膜が形成され、前記層間絶縁膜の上部にボンディングパッドが形成され、前記ボンディングパッドの下部には、前記層間絶縁膜を介して複数の配線が所定のピッチで配置されており、少なくとも前記複数の配線の上部の前記スピンオングラス膜が取り除かれている半導体チップと、少なくともその一面にリードが形成された絶縁テープとを用意する工程、(b)前

記半導体チップのボンディングパッド上に金属ボールをワイヤボンディングする工程、(c)前記金属ボールの表面を平坦化することにより、前記ボンディングパッド上にバンプ電極を形成する工程、(d)前記絶縁テープに形成されたリードの一端部を前記パンプ電極上にボンディングする工程。

【0032】(17)本発明のマルチチップモジュールは、前記テープキャリアパッケージをプリント配線基板に複数個積層して実装したものである。

【0033】(18)本発明の半導体集積回路装置は、半導体チップの主面上に、少なくとも第1絶縁膜と、平坦化膜と、第2絶縁膜との積層膜を含む層間絶縁膜が形成され、前記層間絶縁膜の上部にボンディングパッドが形成された半導体集積回路装置であって、前記ボンディングパッドの下部には、前記層間絶縁膜を介して複数の配線が配置されており、少なくとも前記複数の配線の上部において、前記第1絶縁膜と前記第2絶縁膜とが接触するように構成され、前記第1絶縁膜または前記第2絶縁膜との接着力は、前記第1絶縁膜または前記第2絶縁膜との接着力は、前記第1絶縁膜または前記第2絶縁膜と前記平坦化膜との接着力よりも大きい。

【 0 0 3 4 】 (1 9) 本発明の半導体集積回路装置は、 前記第 1 絶縁膜と前記第 2 絶縁膜とが同一の絶縁材料で 構成されている。

[0035]

【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。

【0036】図1は、本実施の形態のDRAMを形成した半導体チップの全体平面図、図2は、その一部を示す拡大平面図である。

【〇〇37】単結晶シリコンからなる主面には、例えば 6 4 Mbit (メガビット) の容量を有するDRAMが形成 されている。図1に示すように、このDRAMは、8個 に分割されたメモリマットMMとそれらの周囲に配置さ れた周辺回路PCとで構成されている。8 Mbit の容量 を有するメモリマットMMのそれぞれは、図2に示すよ うに、16個のメモリアレイMARYに分割されてい る。メモリアレイMARYのそれぞれは、行列状に配置 された2Kbit(キロビット) ×256bit =512Kbi t のメモリセルで構成されており、それらの周囲には、 センスアンプSAやワードドライバWDなどの周辺回路 (PC) が配置されている。メモリマットMMに挟まれ た半導体チップ1Aの中央部には、この半導体チップ1 Aを封止するLSIパッケージの外部接続端子(リー ド)が接続される複数のボンディングパッドBPが1列 に配置されている。

【0038】図3および図4は、上記DRAMが形成された半導体チップ1Aの要部を示す断面図である。図3の左側部分は、メモリアレイ(MARY)とそれに隣接

する周辺回路 (PC) の各一部を示しており、同図の右 側部分と図 4 は、パッド形成領域を示している。

【0039】 p 型の単結晶シリコンからなる半導体基板1には、メモリアレイ(MARY)および周辺回路(PC)に共通のp型ウエル2が形成されている。p型ウエル2の表面には素子分離用のフィールド酸化膜4が形成されており、このフィールド酸化膜4の下部を含むp型ウエル2の内部にはp型チャネルストッパ層5が形成されている。

【0040】メモリアレイ(MARY)のp型ウエル2のアクティブ領域には、DRAMのメモリセルが形成されている。メモリセルのそれぞれは、nチャネル型で構成された一個のメモリセル選択用MISFETQtとその上部に形成され、メモリセル選択用MISFETQtと直列に接続された一個の情報蓄積用容量素子Cとで構成されている。すなわち、このメモリセルは、メモリセル選択用MISFETQtの上部に情報蓄積用容量素子Cを配置するスタックド・キャパシタ構造で構成されている。

【OO41】メモリセル選択用MISFETQtは、ゲ ート酸化膜フ、ワード線WLと一体に形成されたゲート 電極8A、ソース領域およびドレイン領域(n型半導体 領域9、9)、ソース領域とドレイン領域との間のp型 ウエル2の形成されたチャネル領域(図示せず)で構成 されている。ゲート電極8A(ワード線WL)は、n型 の不純物(例えばP(リン))をドープした低抵抗の多 結晶シリコン膜とW (タングステン) シリサイド(WS i。)膜とを積層した2層の導電膜、または低抵抗の多結 晶シリコン膜とTiN(チタンナイトライド)膜とW (タングステン) 膜とを積層した3層の導電膜で構成さ れている。ゲート電極8A(ワード線WL)の上部には 窒化シリコン膜10が形成されており、側壁には窒化シ リコンのサイドウォールスペーサ11が形成されてい る。これらの絶縁膜(窒化シリコン膜10およびサイド ウォールスペーサ11)は、窒化シリコン膜に代えて酸 化シリコン膜で構成することもできる。

【0042】周辺回路(PC)のp型ウエル2のアクティブ領域には、nチャネル型MISFETQnが形成されており、図示しない領域にはpチャネル型MISFETが形成されている。すなわち、この周辺回路(PC)は、nチャネル型MISFETQnとpチャネル型MISFETとを組み合わせたCMOS(Complementary Met al Oxide Semiconductor) 回路で構成されている。

【0043】周辺回路(PC)のnチャネル型MISFETQnは、ゲート酸化膜7、ゲート電極8B、ソース領域およびドレイン領域、ソース領域とドレイン領域との間のp型ウエル2の形成されたチャネル領域(図示せず)で構成されている。ゲート電極8Bは、前記メモリセル選択用MISFETQtのゲート電極8A(ワード線WL)と同じ導電膜で構成されている。ゲート電極8

Bの上部には窒化シリコン膜 10が形成されており、側壁には窒化シリコンのサイドウォールスペーサ 11が形成されている。n チャネル型M 1 S F E T Q n のソース領域、ドレイン領域のそれぞれは、低不純物濃度のn 型半導体領域 13 とからなる L D D (Lightly Doped Drain) 構造で構成されており、n 型半導体領域 13 の表面には 1 に 1 が 1

【0045】メモリアレイ(MARY)の酸化シリコン膜19の上部には、TiN膜とW膜とを積層した2層の導電膜で構成されたビット線BLが形成されている。ビット線BLは、リン(P)またはヒ素(As)をドープした多結晶シリコンのプラグ20を埋め込んだ接続孔21を通じてメモリセル選択用MISFETQtのソース領域、ドレイン領域の一方(n型半導体領域9)と電気的に接続社23を通じて周辺回路(PC)のnチャネル型MISFETQnのソース領域、ドレイン領域の一方。は接続孔23を通じて周辺回路(Fレイン領域の一方。で型半導体領域130と電気的に接続されている。のn・型半導体領域13の表面には低抵抗のTiシリイド層16が形成されているので、ビット線BLのコンタクト抵抗を低減することができる。

【0046】周辺回路(PC)の酸化シリコン膜19の上部には第1層目の配線30が形成されている。配線30は、前記ビット線BLと同様、TiN膜とW膜とを積層した2層の導電膜で構成されている。配線30の一端は、接続孔24を通じてnチャネル型MISFETQnのソース領域、ドレイン領域の他方(n・型半導体領域13)と電気的に接続されている。このn・型半導体領域13の表面には低抵抗のTiシリサイド層16が形成されているので、配線30のコンタクト抵抗を低減することができる。

【0047】ビット線BLおよび第1層目の配線30の上部には窒化シリコン膜27が形成されており、側壁には窒化シリコンのサイドウォールスペーサ29が形成されている。ビット線BLおよび配線30のさらに上部には、SOG膜31および酸化シリコン膜32が形成されている。メモリアレイ(MARY)の酸化シリコン膜32の上部には、蓄積電極(下部電極)33、容量絶縁膜34およびプレート電極(上部電極)35で構成された情報蓄積用容量素子Cが形成されている。

[0048] 情報蓄積用容量素子Cの蓄積電極33は、 W膜で構成されており、W(または多結晶シリコン)の プラグ36を埋め込んだ接続孔37および多結晶シリコ ンのプラグ20を埋め込んだ接続孔22を通じてメモリ [0049]情報蓄積用容量素子Cの上部には、酸化シリコン膜38、SOG膜39および酸化シリコン膜40の3層膜で構成された層間絶縁膜が形成されている。この層間絶縁膜の上部には、情報蓄積用容量素子Cのプレート電極(上部電極)にプレート電圧(Vdd/2)を供給する配線41Aおよび周辺回路(PC)の第2層目の配線41Bが形成されている。配線41Aは、情報蓄積用容量素子Cのプレート電極35の上部の層間絶縁膜(酸化シリコン膜40、SOG膜39および酸化シリコン膜38)に開孔した接続孔42を通じてプレート電極35と電気的に接続されている。この接続孔42の内部には、Wのプラグ44が埋め込まれている。

【0050】パッド形成領域の層間絶縁膜(酸化シリコン膜40、SOG膜39および酸化シリコン膜38)の上部には、実質的に配線としての機能を有しない、電気的にフローティング状態の配線(ダミー配線)41C~41Gが所定のピッチで密に配置されている。配線41A、41Bおよび配線(ダミー配線)41C~41Gは、下層から順にTiN膜、Si(シリコン)とCu(銅)とを添加したAI(アルミニウム)合金膜およびTiN膜を積層した3層膜で構成されている。

【0051】配線41A~41Gの上部には、酸化シリコン膜46、SOG膜47および酸化シリコン膜48の3層膜で構成された層間絶縁膜を介してポンディングパッドBPおよび第3層目の配線45が形成されている。配線45は、層間絶縁膜(酸化シリコン膜46、SOG膜47および酸化シリコン膜48)に開孔した接続孔26を通じて第2層目の配線41Bと電気的に接続されている。この接続孔26の内部には、Wのプラグ43が埋め込まれている。ボンディングパッドBPおよび配線45は、例えばW膜、AI合金膜およびW膜を積層した3層膜で構成されている。

【0052】ボンディングパッドBPの上部を除く半導体チップ1Aの表面には

、 パッシベーション膜49が形

成されている。パッシベーション膜49は、例えば酸化シリコン膜と窒化シリコン膜との2層膜で構成されている。

【0053】図5は、上記ボンディングパッドBPの平面図である

- 。 ボンディングパッドBPは
- 、 寸法が縦×横

=約100μm×100μm程度の四角い平面パターンを有しており、その上には後述するTCP(テープキャリアパッケージ)の組み立て工程でリードの一端部がボンディングされる。

【0054】ポンディングパッドBPの下部には、前記 配線(ダミー配線)41C~41Gが所定のピッチでス トライプ状に配置されている。図4に示すように、ボンディングパッドBPとその下層の配線41C~41Gとの間には、酸化シリコン膜46、SOG膜47および酸化シリコン膜48の3層膜で構成された層間絶縁膜が形成されているが、この層間絶縁膜の中間層であるSOG膜47は、密に配置された配線41C~41Gの狭いスペース領域のみに形成されており、配線41C~41Gの上部には形成されていない。すなわち、ボンディングパッドBPの下部の層間絶縁膜は、その大部分が酸化シリコン膜46と酸化シリコン膜48の2層膜で構成されており、構成された領域は、配線41C~41Gの狭いスペース領域のみに限られている。

【0055】このように、本実施の形態のDRAMは、 平坦性に優れた酸化シリコン膜46、SOG膜47、酸 化シリコン膜48の3層膜で層間絶縁膜を構成すること によって、メモリアレイ(MARY)と周辺回路(P C) との間の段差を緩和すると共に、ボンディングパッ ドBPの下部の層間絶縁膜は、酸化シリコン膜46、4 8に対する接着性が比較的低いSOG膜47の占有面積 を減らし、配線41C~41Gの上部で同じ材料である 酸化シリコン膜46、48同士が直接接触する面積を増 やすことによって、膜の接着性を向上させている。すな わち、層間絶縁膜を構成する3層の絶縁膜(酸化シリコ ン膜46、SOG膜47、酸化シリコン膜48)のう ち、酸化シリコン膜46と酸化シリコン膜48との接着 カは、酸化シリコン膜46とSOG膜47および酸化シ リコン膜48とSOG膜47との接着力よりも大きいの で、酸化シリコン膜46、48同士が直接接触する面積 が増えるように配線41C~41Gを配置している。な お、層間絶縁膜を構成する3層の絶縁膜のうち、SOG 膜47を挟んだ上下2層の絶縁膜は必ずしも同じ材料で ある必要はなく、相互の接着力がSOG膜47との接着 力よりも大きい材料であれば、任意のものを使用するこ とができる。

【0056】次に、本実施の形態のDRAMの製造方法を図6~図29を用いて詳細に説明する。

【0057】まず、図6に示すように、1~10Ωcm程度の比抵抗を有するρ型の半導体基板1の表面に選択酸化(LOCOS)法でフィールド酸化膜4を形成した後、メモリセルを形成する領域(メモリアレイMARY)と周辺回路(PC)のnチャネル型MISFETを形成する領域の半導体基板1にp型不純物(ホウ素(B))をイオン注入してp型でエル2を形成し、続いて、p型ウエル2にp型不純物(B)をイオン注入してp型チャネルストッパ層5を形成する。なお、半導体基板1の図示しない領域にはn型ウエルが形成され、このn型ウエルには、周辺回路(PC)の一部を構成するpチャネル型MISFETが形成されるが、その製造プロセスの説明は省略する。

【0058】次に、p型ウエル2のフィールド酸化膜4

で囲まれたアクティブ領域の表面に熱酸化法でゲート酸化膜7を形成し、さらにこのゲート酸化膜7を通じてp型ウエル2にMISFETのしきい値電圧(Vth)を調整するための不純物をイオン注入する。p型ウエル2を形成するためのイオン注入およびMISFETのしきい値電圧(Vth)を調整するためのイオン注入は、のフォトレジストマスクを使って同一工程で形成してのフォトレジストマスクを使って同一工程で形成してしまい。また、メモリセル選択用MISFETQtののフォトレジストマスクを使って同一工程で形成してしまい。また、メモリセル選択用MISFETQtののしきい値電圧(Vth)を調整するためのイオン注入と周辺の値電圧(Vth)を調整するためのイオン注入を別工程で行い、しきい値電圧(Vth)をそれぞれのMISFETで独立に調整してもよい。

【0059】次に、図7に示すように、メモリセル選択 用MISFETQtのゲート電極8A(ワード線WL) およびnチャネル型MISFETQnのゲート電極8B を形成する。ゲート電極8A(ワード線WL)およびゲ ート電極8Bは、例えば半導体基板1上にCVD法でn 型の多結晶シリコン膜、WSi。膜および窒化シリコン 膜10を順次堆積した後、フォトレジストをマスクにし たエッチングでこれらの膜をパターニングして同時に形 成する。あるいはCVD法でn型の多結晶シリコン膜を 堆積し、次いでスパッタリング法でTiN膜とW膜とを 堆積し、さらにCVD法で窒化シリコン膜10を堆積し た後、フォトレジストをマスクにしたエッチングでこれ らの膜をパターニングして同時に形成する。TiN膜 は、多結晶シリコン膜とW膜との反応を防止するパリア メタルとして使用される。ゲート電極8A(ワード線W L) およびゲート電極8 Bは、例えばn型の多結晶シリ コン膜上にTiN膜(またはWN(タングステンナイト ライド) 膜) とTiシリサイド膜とを積層した3層の導 電膜など、より低抵抗の材料で構成することによって、 そのシート抵抗をさらに低減することができる。

【0060】次に、図8に示すように、p型ウエル2に n型不純物(P)をイオン注入してメモリセル選択用M I SFETQtのn型半導体領域9とnチャネル型M I SFETQnのn型半導体領域9とをゲート電極8A、8Aに対して自己整合(セルフアライン)で形成する。このとき、メモリセル選択用M I SFETQtのn型半導体領域9を形成するためのイオン注入と、nチャネル型M I SFETQnのn型半導体領域9を形成するためのイオン注入とを別工程で行い、ソース領域、ドレイン領域の不純物濃度をそれぞれのM I SFETで独立に調整してもよい。

【0061】次に、図9に示すように、メモリセル選択 用MISFETQtのゲート電極8A(ワード線WL) およびnチャネル型MISFETQnのゲート電極8B の各側壁にサイドウォールスペーサ11を形成する。サ イドウォールスペーサ11は、CVD法で堆積した窒化 シリコン膜を異方性エッチングで加工して形成する。次いで、周辺回路(PC)のp型ウエル2にn型不純物

(P) をイオン注入してnチャネル型M!SFETQnのn[↑] 型半導体領域13をサイドウォールスペーサ11に対して自己整合(セルフアライン)で形成する。周辺回路(PC)を構成するnチャネル型M!SFETQnのソース領域、ドレイン領域は、必要に応じてそれらの一方または両方をシングルドレイン構造や二重拡散ドレイン(Double Diffused Drain)構造などで構成することもできる。

【0062】次に、図10に示すように、メモリセル選択用MISFETQtのゲート電極8A(ワード線WL)およびnチャネル型MISFETQnのゲート電極8Bの上部にCVD法で酸化シリコン膜17とBPSG膜18とを堆積した後、化学的機械研磨(Chemical Mechanical Polishing; CMP) 法でBPSG膜18を研磨することにより、その表面を平坦化する。

【0063】次に、図11に示すように、BPSG膜18上にCVD法で多結晶シリコン膜28を堆積した後、フォトレジストをマスクにして多結晶シリコン膜28をマスクにしてBPSG膜18、酸化シリコン膜17およびゲート酸化膜7をエッチングすることにより、メモリセル選択用MISFETQtのソース領域、ドレイン領域の一方(n型半導体領域9)の上部に接続孔21を形成し、他方(n型半導体領域9)の上部に接続孔22を形成する。

【0064】このとき、メモリセル選択用MISFET Qtのゲート電極8A(ワード線WL)の上部に形成さ れた窒化シリコン膜10と側壁に形成された窒化シリコ ンのサイドウォールスペーサ11は、酸化シリコン系の 絶縁膜(BPSG膜18、酸化シリコン膜17およびゲ ート酸化膜 7)とはエッチング速度が異なるので、ほと んどエッチングされずに残る。すなわち、接続孔21、 22を形成するためのドライエッチングに用いるガス は、酸化シリコン膜のエッチングレートは高いが、窒化 シリコン膜のエッチングは低い。これにより、n型半導 体領域9に接する領域が上記フォトレジストのマスクを 形成するのに用いた露光光の解像度よりも小さい径で構 成される微細な接続孔21、22をサイドウォールスペ ーサ11に対して自己整合(セルフアライン)で形成で きるので、メモリセルサイズを縮小することができる。 【0065】次に、図12に示すように、接続孔21、 22の内部に多結晶シリコンのプラグ20を埋め込む。 このプラグ20は、多結晶シリコン膜28の上部にCV D法で多結晶シリコン膜を堆積した後、BPSG膜18 の上部の多結晶シリコン膜をエッチバックで除去して形 成する。このとき、エッチングのマスクに用いた多結晶 シリコン膜28も同時に除去する。プラグ20を構成す る多結晶シリコン膜にはn型の不純物(P)がドープさ

れる。この不純物は、接続孔21、22を通じてメモリセル選択用MISFETQtのn型半導体領域9、9(ソース領域、ドレイン領域)に拡散するため、周辺回路(PC)のnチャネル型MISFETQnのn型半導体領域9よりも高不純物濃度のn型半導体領域9が形成される。

【0066】次に、図13に示すように、BPSG膜18の上部にCVD法で酸化シリコン膜19を堆積した後、フォトレジストをマスクにしたエッチングで接続孔21の上部の酸化シリコン膜19を除去してプラグ20を露出させた後、図14に示すように、フォトレジストをマスクにして周辺回路(PC)の酸化シリコン膜19、BPSG膜18、酸化シリコン膜17およびゲート酸化膜7をエッチングすることにより、nチャネル型MISFETQnのソース領域、ドレイン領域の一方(n型半導体領域13)の上部に接続孔23を形成し、他方(n型半導体領域13)の上部に接続孔24を形成する。

【0068】次に、図16に示すように、メモリアレイ(MARY)の酸化シリコン膜19の上部にビット線BLを形成し、周辺回路(PC)の酸化シリコン膜19の上部に第1層目の配線30を形成する。ビット線BLおよび配線30は、酸化シリコン膜19の上部にスパック法でTiN膜とW膜とを堆積し、次いでその上おいび法でTiN膜とW膜とを堆積した後に変化シリコン膜27を堆積した後膜をマスクにしたエッチングでこれらの膜とアングして同時に形成する。ビット線BLおよびで記り、大のシートをで構成することもでき、これにより、そのシート抵抗をさらに低減することができる。

【0069】次に、図17に示すように、CVD法で堆積した窒化シリコン膜を異方性エッチングで加工してビット線BLおよび配線30の各側壁にサイドウォールスペーサ29を形成した後、ビット線BLおよび配線30の上部にSOG膜31をスピン塗布し、次いでその上部にCVD法で酸化シリコン膜32を堆積する。前配窒化

シリコン膜27とサイドウォールスペーサ29は、窒化シリコン膜に比べて誘電率が小さい酸化シリコン膜に代えることもできる。この場合は、ビット線BLと配線30の寄生容量を低減することができる。

【0070】次に、図18に示すように、フォトレジストをマスクにして酸化シリコン膜32およびSOG膜31をエッチングすることにより、メモリセル選択用MISFETQtのソース領域、ドレイン領域の他方(n型半導体領域9)の上部に形成された前記接続孔22の上部に接続孔37を形成する。

【0071】次に、図19に示すように、接続孔37の 内部にWのプラグ36を埋め込んだ後、接続孔37の上 部に情報蓄積用容量素子Cの蓄積電極33を形成する。 プラグ36は、酸化シリコン膜32の上部にCVD法で 堆積したW膜(または多結晶シリコン膜)をエッチバッ クして形成する。蓄積電極33は、酸化シリコン膜32 の上部にスパッタリング法で堆積したW膜を、フォトレ ジストをマスクにしたエッチングでパターニングして形 成する。プラグ36は、多結晶シリコン膜や、TiN膜 とW膜との積層膜などで構成することもできる。また、 蓄積電極33は、Pt、Ir、IrO2、Rh、RhO 2 . Os. OsO2 . Ru. RuO2 . Re. Re O。、Pd、Auなどの金属膜もしくは導電性金属酸化 物膜などで構成することもできる。情報蓄積用容量素子 Cの容量値を大きくするためには、蓄積電極33を構成 するW膜の膜厚を厚くして表面積を大きくするのが有効 である。

【0072】次に、図20に示すように、蓄積電極33の上部にプラズマCVD法で酸化タンタル膜を堆積し、次いでその上部にCVD法でTiN膜を堆積した後、フォトレジストをマスクにしたエッチングでこれらの膜をパターニングすることにより、W膜からなる蓄積電極33、酸化タンタル膜からなる容量絶縁膜34およびTiN膜からなるプレート電極35で構成された情報蓄積用容量素子Cを形成する。容量絶縁膜34は、BST

 $((Ba, Sr) TiO_3)$ などの高誘電体材料や、PZT $(PbZr_X Ti_{1-X} O_3)$ 、PLT $(PbLa_X Ti_{1-X} O_3)$ 、PLT $(PbLa_X Ti_{1-X} O_3)$ 、PLZT、PbTiO_3 、SrTiO_3 、BaTiO_3 、PbZrO_3 、LiNbO_3 、Bi_4 Ti_3 O_{12} 、BaMgF_4 、Y_1 系 $(SrBi_2(Nb, Ta)_2O_9)$ などの強誘電体材料で構成することもできる。またプレート電極35は、Wシリサイド/TiN、Ta、Cu、Ag、Pt、Ir、IrO_2 、Rh、RhO_2 、Os、OsO_2 、Ru、RuO_2 、Re、ReO_3 、Pd、Auなどの金属膜もしくは導電性金属酸化物膜などで構成することもできる。

【0073】プレート電極35は、TiN膜(35Å)で構成されるので、その膜厚をあまり厚くするとTiN膜にクラックが入ったり、下層の容量絶縁膜34にストレスが加わって特性が劣化したりする虞れがある。従っ

て、TiN膜は、比較的薄い膜厚(0.2μm程度)とするのがよい。

【0074】次に、図21に示すように、情報蓄積用容量素子Cの上部にCVD法で酸化シリコン膜38を堆積し、次いでその上部にSOG膜39をスピン塗布し、さらにその上部にCVD法で酸化シリコン膜40を堆積することにより、情報蓄積用容量素子Cを形成することによって生じたメモリアレイ(MARY)と周辺回路(PC)との間の段差を緩和する。続いて、フォトレジストをマスクにしてのこの層間絶縁膜(酸化シリコン膜40、SOG膜39および酸化シリコン膜38)をエッチングすることにより、情報蓄積用容量素子Cのプレート電極35の上部に接続孔42を形成する。

【0075】次に、図22に示すように、接続孔42の内部にWのプラグ44を埋め込んだ後、酸化シリコン膜40の上部に配線41A、41Bおよび配線(ダミー配線)41C~41Gを形成する。プラグ44は、酸化シリコン膜40の上部にCVD法で堆積したW膜をエッチパックして形成する。また、配線41A~41Gは、酸化シリコン膜40の上部にスパッタリング法でTiN膜、AI合金膜およびTiN膜を堆積した後、フォトレジストをマスクにしたエッチングでこれらの膜をパターニングして同時に形成する。配線41A~41Gは、TiN膜とCu膜との積層膜などで構成することもできる。

【0076】次に、図23、図24に示すように、配線41A~41Gの上部にCVD法で酸化シリコン膜46を堆積し、次いでその上部にSOG膜47をスピン塗布した後、図25、図26に示すように、メモリアレイ(MARY)、周辺回路(PC)およびパッド形成領域において、配線41A~41Gの上部の酸化シリコン膜46の表面が露出するまでSOG膜47をエッチバックする。すなわち、配線(ダミー配線)41C~41Gは、メモリアレイ(MARY)において、配線41A、41B間スペースに生じた凹部にSOG膜47が埋め込まれるのと同様に、パッド形成領域において、配線41C~41G間スペースに生じた凹部にSOG膜47が埋め込まれるように配置される。

【0077】ここで、配線41C~41Gの膜厚を350nm、配線41C~41Gの上部に堆積する酸化シリコン膜46の膜厚を平坦部で180nm、配線41C~41Gの上部で350nm、SOG膜47の膜厚を250nm、エッチバック量を160nmとした場合、配線41C~41Gを設けないと、ボンディングパッドBPの下部には単純見積もりで250-160=90nmのSOG膜47が残ることになる。従って、この状態でボンディングパッドBPを形成すると、ボンディングパッドBPが強いストレスを受けた際にSOG膜47との界面で剥離が生じ易くなる。

【0078】その対策として、ボンディングパッドBP

の下部に配線41C~41Gを形成したときに、配線41C~41Gの上部に90mmのSOG膜47が残らないようにするためには、配線41C~41Gに適当なスペースを設け、その内部にSOG膜47を埋め込む必要がある。

【0079】酸化シリコン膜46の膜厚を上記のように 平坦部で180nm、配線41C~41Gの上部で350 nmとした場合、図27に示すように、配線41C~41 Gのスペースには520nmの段差が生じる。このときの 配線41C~41Gのスペースをa、幅をbとすると、 配線41C~41Gの上部にSOG膜47が残らないよ うにするためには、

520×a> (250-160) × (a+b) すなわち、b/a<4. 78となるようにa、bを規定 して配線41C~41GのスペースにSOG膜47を埋 め込めばよい。

【0080】従って、例えば配線 $41C\sim41G$ のスペース (a) $を1\mu m$ 、幅 (b) $を2\mu m$ とすればb/a <3. 7となり、上記の条件 (b/a <4. 56) を満たすので、配線 $41C\sim41G$ の上部にはSOG膜47が残らない。

【0082】これにより、ボンディングパッドBPの下部において、同じ材料である酸化シリコン膜46と(後に堆積する)酸化シリコン膜48とが直接界面を接する面積比が大きく(例えばパッド面積の87%程度)確保され、層間絶縁膜の接着力が高くなるので、ボンディングパッドBPが強いストレスを受けた場合でもSOG膜47との界面で剥離が生じ難くなる。

【〇〇83】次に、図28、図29に示すように、配線41A~41Gの上部を覆う層間絶縁膜の最上層である酸化シリコン膜48をCVD法で堆積した後、層間絶縁膜(酸化シリコン膜46、SOG膜47、酸化シリコン膜48)をエッチングして配線41Bの上部に接続孔26を形成し、続いてこの接続孔26にWのプラグ43を埋め込んだ後、層間絶縁膜(酸化シリコン膜48)の上部に配線45およびボンディングパッドBPを形成す

る。プラグ43は、酸化シリコン膜48の上部にCVD法で堆積したW膜をエッチバックして形成する。また、配線45およびボンディングパッドBPは、酸化シリコン膜48の上部にスパッタリング法でTiN膜、AI合金膜およびTiN膜を堆積した後、フォトレジストをマスクにしたエッチングでこれらの膜をパターニングして同時に形成する。配線45およびボンディングパッドBPは、TiN膜とCu膜との積層膜などで構成することもできる。

【0084】その後、ボンディングパッドBPの上部に酸化シリコン膜と窒化シリコン膜の2層膜をCVD法で堆積してパッシベーション膜49を形成した後、フォトレジストをマスクにしたエッチングでボンディングパッドBPの上部のパッシベーション膜49を除去してボンディングパッドBPを露出させることにより、前記図3、図4に示した本実施の形態のDRAMが完成する。【0085】次に、上記DRAMが形成された半導体チップ1AをTCP(テープキャリアパッケージ)に封止する方法を図30~図37を用いて説明する。

【0086】TCPを製造するには、まず、図30に示すような絶縁テープ50を用意する。この絶縁テープ50は、厚さ50μm程度のポリイミド樹脂からなり、その中央部には、半導体チップ1Aが配置される矩形のデバイスホール51が形成されている。このデバイスホール51の2つの長辺に沿った領域には、絶縁テープ50の片面に接着した薄いCu箔をエッチングして形成したリード52が配置されており、そのインナーリード部52が配置されており、そのインナーリード部52が配置されており、そのインナーリード部52がパイスホール51内に延在している。絶縁テープ50は、実際には長さ数10メートルの長尺テープであるが、図にはその一部(TCP3個分)のみを示してある。

【0087】一方、半導体チップ1AのボンディングパッドBP上には、TCPの組み立てに先立ってバンプ電極を形成する。バンプ電極を形成するには、まず、図31に示すように、230℃程度に加熱した半導体チップ1AのボンディングパッドBP上にキャピラリ56使ってAuボール53Aをワイヤボンディングする。このとき、ボンディングパッドBPには45g程度の荷重が加わる。

【0088】次に、図32に示すように、底部が平坦なツール54を半導体チップ1Aの上方からAuボール53Aに押し付けてその表面を平坦化することにより、バンプ電極53を形成する。このとき、ボンディングパッドBPに加わる荷重は90g程度である。

【0089】次に、前記絶縁テープ50の片面に形成したリード52のインナーリード部52aをバンプ電極53上に位置決めした後、図33に示すように、約500℃に加熱したツール54をインナーリード部52aに1秒程度圧着することにより、図34に示すように、すべてのリード52のインナーリード部52aを半導体チッ

プ1Aの対応するボンディングパッドBP上に同時に一括してボンディングする。このとき、ボンディングパッドBPに加わる荷重は80g程度である。

【〇〇90】このように、本実施の形態のTCPの製造 工程では、半導体チップ1AのボンディングパッドBP 上にバンプ電極53を形成し、次いでこのバンプ電極5 3上にリード52のインナーリード部52aをボンディ ングする際にボンディングパッドBPに3回の衝撃が加 わるが、前述したように、ボンディングパッドBPの下 部の層間絶縁膜を構成する3層膜(酸化シリコン膜4 6、SOG膜47、酸化シリコン膜48)のうち、酸化 シリコン膜46、48に対する接着性が比較的低いSO G膜47の占有面積を減らし、同じ材料である酸化シリ コン膜46、48同士が直接接触する面積を増やすこと によって、膜の接着性を向上させているので、ボンディ ングパッドBPの剥離を有効に防止することができる。 また、半導体チップ1Aのメモリアレイ(MARY)に おいても酸化シリコン膜46、48同士が直接接触する 面積が大きく、酸化シリコン膜46、48とSOG膜4 7とが接触する面積は小さい。

【0091】半導体チップ1AのボンディングパッドBP上にバンプ電極53を形成するときは、図35に示すように、特定のボンディングパッドBP上にだけバンプ電極53を形成しないでおく。バンプ電極53を形成しないボンディングパッドBPの位置は、半導体チップ1Aと他の半導体チップ1Bとで異ならせておく。

【0092】次に、図36に示すように、半導体チップ1Aの主面と側面とをポッティング樹脂55で封止する。半導体チップ1Aを樹脂封止するには、ディスペンサなどを使って半導体チップ1Aの主面上にシンナーで希釈したポッティング樹脂55を塗布した後、熱処理を行ってポッティング樹脂55を硬化させる。半導体チップ1Aは、モールド樹脂で封止してもよい。

【0093】次に、絶縁テープ55およびリード52の不要箇所を切断・除去した後、図37に示すように、リード52のアウターリード部52bを基板実装が可能な形状に成形することにより、TCPが完成する。アウターリード部52bは、TCPの実装環境に応じて、半導体チップ1Aの主面側に折り曲げたり、裏面側に折り曲げたりする。リード52のアウターリード部52bには、成形に先立って半田メッキを施しておく。

【0094】図38に示すように、TCPをモジュール基板60に実装するには、リード52のアウターリード部52bをモジュール基板60の電極61上に位置決めした後、アウターリード部52bの表面の半田メッキを加熱炉内でリフローさせる。このとき、半導体チップ1Aを実装したTCPと他の半導体チップ1Bを実装したTCPのそれぞれのアウターリード部52bの折り曲げ形状を変えることにより、積層メモリモジュールを容易に実現することができる。

【0095】この積層メモリモジュールは、前述したように、バンプ電極53を形成しないボンディングパッドBPの位置が半導体チップ1Aと他の半導体チップ1Bとで異なるので、特定のボンディングパッドBP上のバンプ電極53の有無によって、容易にチップセレクトを行うことができる。この場合、例えば図39に示すように、バンプ電極53を形成しないボンディングパッドBPに対応するリード52には、インナーリード部52aを形成しないようにしてもよい。

【0096】このように、本実施の形態のTCPによれば、半導体チップ1AのボンディングパッドBP上にバンプ電極53を形成し、次いでこのバンプ電極53上にリード52のインナーリード部52aをボンディングする工程でボンディングパッドBPに衝撃が加わった際に、ボンディングパッドBPの下部の層間絶縁膜(酸化シリコン膜46、SOG膜47、酸化シリコン膜48)の接着性の低下を抑制してボンディングパッドBPの剥離を防止することができる。

【0097】以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 【0098】前記実施の形態では、ボンディングパッドの下部の配線(ダミー配線)を所定のピッチでストライプ状に配置したが、例えば図40に示すように、これらの配線(ダミー配線)41C~41Gを所定のピッチで島状に配置してもよい。また、SOG膜をエッチバックしたときに少なくとも配線(ダミー配線)上にSOG膜が残らないようなパターンであれば、ストライプ状や島状のパターンに限定されない。

【0099】また、例えば図41に示すように、ボンディングパッドの下部の配線(ダミー配線)41C~41 Gのさらに下層に配線(ダミー配線)30Aを配置してもよい。このようにすると、配線(ダミー配線)41C~41Gの下地の標高が他の領域に比べて高くなるため、SOG膜47をスピン塗布した時に配線(ダミー配線)41C~41G上のSOG膜47の膜厚を薄くできる。従って、SOG膜47をエッチバックするときに、配線(ダミー配線)41C~41G上のSOG膜47を短時間で取り除くことができる。

【0100】なお、図41は、配線(ダミー配線)41 C~41 Gの下層の配線(ダミー配線)30 Aをビット線 B L および配線30 と同層の配線で構成した場合について示してあるが、例えばゲート電極8A、8B、蓄積電極(下部電極)33 またはプレート電極(上部電極)35 などと同層の配線で構成することもできる。またその際、配線(ダミー配線)41 C~41 Gの下層に2層以上の配線(ダミー配線)を配置してもよい。さらに、ボンディングパッドの下部に形成する配線は、必ずしも電気的にフローティング状態のダミー配線である必要は

なく、実際の配線の一部を延長したり分岐したりしてボ ンディングパッドの下部に配置してもよい。

【O101】前記実施の形態では、DRAMを形成した 半導体チップをTCPに封止する場合について説明した が、本発明は、少なくともボンディングパッドの下部に SOG膜を含む層間絶縁膜を形成した半導体チップをT CPに封止する場合に適用することができる。

【0102】また、本発明はTCPに限らず、少なくとも半導体チップのボンディングパッド上に形成したバンプ電極を介してリードとボンディングパッドを電気的に接続するLSIパッケージに適用することができる。

【O103】さらに、本発明はSOG膜を含む層間絶縁 膜に限らず、一般に異なる絶縁材料を積層して形成した 層間絶縁膜上にボンディングパッドを形成し、このボン ディングパッド上に形成したバンプ電極を介してボンディングパッドとリードとを電気的に接続するLSIパッケージに適用することができる。

[0104]

【発明の効果】本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、 以下の通りである。

【0105】本発明によれば、SOG膜を含んだ絶縁膜を使って上下の配線間を平坦化した半導体チップをTCPに封止する工程で生じるボンディングパッドの剥離を有効に防止することができるので、TCP

、特に「後工

程パンプ方式」で製造されるTCPの信頼性および製造 歩留まりを向上させることができる。

【 O 1 O 6 】本発明によれば、半導体チップの主面上に 配線を形成する工程で同時にボンディングパッドの下層 にダミーの配線を形成するので、前工程(ウエハプロセ ス)の工程数を増やすことなく、上記した効果を得るこ とができる。

【図面の簡単な説明】

【図1】本発明の実施の形態であるDRAMを形成した 半導体チップの全体平面図である。

【図2】本発明の実施の形態であるDRAMを形成した 半導体チップの拡大平面図である。

【図3】本発明の実施の形態であるDRAMを形成した 半導体チップの要部断面図である。

【図4】本発明の実施の形態であるDRAMを形成した 半導体チップの要部断面図である。

【図5】ボンディングパッドとその下部の配線(ダミー配線)のパターンを示す平面図である。

【図6】本発明の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図7】本発明の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図8】本発明の実施の形態であるDRAMの製造方法 を示す半導体基板の要部断面図である。

【図9】本発明の実施の形態であるDRAMの製造方法

を示す半導体基板の要部断面図である。

【図10】本発明の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図11】本発明の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図12】本発明の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図13】本発明の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図14】本発明の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図15】本発明の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図16】本発明の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図17】本発明の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図18】本発明の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図19】本発明の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図20】本発明の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図21】本発明の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図22】本発明の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図23】本発明の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図24】本発明の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図25】本発明の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図26】本発明の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図27】ボンディングパッドの下部に配置する配線 (ダミー配線)の幅およびスペースの説明図である。

【図28】本発明の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図29】本発明の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

[図30] 本発明の実施の形態である T C P の製造方法を示す斜視図である。

【図31】本発明の実施の形態であるTCPの製造方法を示す要部断面図である。

【図32】本発明の実施の形態であるTCPの製造方法を示す要部断面図である。

【図33】本発明の実施の形態であるTCPの製造方法 を示す要部断面図である。

【図34】本発明の実施の形態であるTCPの製造方法

を示す要部平面図である。

【図35】本発明の実施の形態であるTCPの製造方法を示す要部平面図である。

【図36】本発明の実施の形態であるTCPの製造方法を示す斜視図である。

【図37】本発明の実施の形態であるTCPの製造方法を示す要部断面図である。

【図38】本発明の実施の形態である積層メモリモジュールを示す要部断面図である。

【図39】本発明の他の実施の形態であるTCPの製造方法を示す要部平面図である。

【図40】本発明の他の実施の形態であるボンディング パッドとその下部の配線(ダミー配線)のパターンを示 す平面図である。

【図41】本発明の他の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。


【図42】本発明者が検討したボンディングパッドの剥離モードを示す説明図である。


【図43】後工程バンプ方式によるTCPの製造フローの要部説明図である。


【符号の説明】

- 1 半導体基板
- 1A、1B 半導体チップ
- 2 p型ウエル
- 4 フィールド酸化膜
- 5 p型チャネルストッパ層
- 7 ゲート酸化膜
- 8 A 、8 B ゲート電極
- 9 n型半導体領域
- 10 窒化シリコン膜
- 11 サイドウォールスペーサ
- 13 n 型半導体領域
- 16 Tiシリサイド層
- 17 酸化シリコン膜
- 18 BPSG膜
- 19 酸化シリコン膜
- 20 プラグ
- 21~24 接続孔
- 26 接続孔
- 27 窒化シリコン膜
- 28 多結晶シリコン膜
- 29 サイドウォールスペーサ
- 30 配線
- 30A 配線(ダミー配線)
- 31 SOG膜
- 32 酸化シリコン膜
- 33 蓄積電極(下部電極)

- 34 容量絶縁膜
- 35 プレート電極(上部電極)
- 36 プラグ
- 37 接続孔
- 38 酸化シリコン膜
- 39 SOG膜
- 40 酸化シリコン膜
- 41A、41B 配線
- 41C~41G 配線(ダミー配線)
- 42 接続孔
- 43 プラグ
- 44 プラグ
- 45 配線
- 46 酸化シリコン膜
- 47 SOG膜
- 48 酸化シリコン膜
- 49 パッシベーション膜
- 50 絶縁テープ
- 51 デバイスホール
- 52 リード
- 52a インナーリード部
- 526 アウターリード部
- 53 バンプ電極
- 53A Auボール
- 54 ツール
- 55 ポッティング樹脂
- 56 キャピラリ
- 60 モジュール基板
- 61 電極
- 100 SOG膜
- 101 酸化シリコン膜
- 102 バンプ電極
- 102A Auボール
- 103 ツール
- 104 リード
- BL ビット線
- BP ボンディングパッド
- C 情報蓄積用容量素子
- MARY メモリアレイ
- MM メモリマット
- PC 周辺回路
- Qn nチャネル型MISFET
- Qt メモリセル選択用MISFET
- SA センスアンプ
- WD ワードドライバ
- WL ワード線









【図5】


図 5



【図6】

図 6





【図7】

図 7







図 8



【図9】

図 9







図 10



【図11】

2 11







図 12



[図13]

図 13








図 14




【図15】

図 15




【図16】

図 16




【図17】

Ø 17




[図18]

図 18




【図19】

図 19




【図37】

図 37




[図20]

図 20




【図21】

図 21



【図22】

22



【図23】

図 23








図 24




【図25】

図 25




【図26】


図 26




【図27】

図 27















図 32




[図33]


図 33









[図38] 図 38







フロントページの続き

(51) Int. Cl. 6		識別記号	Fl			
(51) Int. 61. H O 1 L		at 11 to 3	HO1L	27/10	681F	
	21/8247				681C	
	29/788			00 /70	371	
	29/792			29/78	07.	

		·	•		٠		
	X ₂						
						بعد	
				*			

•